Bøker av Shankar N. Dandare

PLLs arbeiten durch kontinuierliche Anpassung eines spannungs- oder stromgesteuerten Oszillators, um die Phase und Frequenz eines Eingangssignals anzupassen (einzurasten). Eine als Phasenkomparator bezeichnete Schaltung veranlasst den VCO, die gewünschte Frequenz, die über einen spannungsgesteuerten Oszillator eingestellt wird, zu suchen und einzustellen. Wenn die VCO-Frequenz von der Referenzfrequenz abweicht, erzeugt der Phasenkomparator eine Fehlerspannung. Die digitale Phasenregelschleife (DPLL) ist eines der wichtigsten Bauelemente in fast allen elektronischen Systemen. In diesem Buch wird der Entwurf einer DPLL in 45-nm-CMOS-Technologie vorgestellt und mit der Software microwind 3.1 umgesetzt. Die Software microwind 3.1 wird verwendet, um eine integrierte Schaltung auf der Ebene der physikalischen Beschreibung zu entwerfen und zu simulieren. Die Leistung der DPLL wird auch für die verschiedenen variablen Eingangsfrequenzen beobachtet und das Ergebnis wird bis zur Marke beobachtet. Der Verriegelungsbereich für die DPLL und die Verriegelungszeit wurden ebenfalls wie erwartet beobachtet.

Les PLL fonctionnent en ajustant en permanence un oscillateur commandé par tension ou par courant pour faire correspondre (verrouiller) la phase et la fréquence d'un signal d'entrée. Un circuit appelé comparateur de phase amène le VCO à rechercher et à se verrouiller sur la fréquence souhaitée, qui est réglée par un oscillateur commandé en tension. Lorsque la fréquence du VCO diffère de la fréquence de référence, le comparateur de phase produit une tension d'erreur. La boucle à verrouillage de phase numérique (DPLL) est l'un des dispositifs les plus importants dans presque tous les systèmes électroniques. Ce livre présente la conception de la DPLL en utilisant la technologie CMOS 45nm sub-micronique et implémentée en utilisant le logiciel microwind 3.1. Le logiciel microwind 3.1 est utilisé pour concevoir et simuler un circuit intégré au niveau de la description physique. La performance de la DPLL est également observée pour les différentes fréquences d'entrée variables et le résultat est conforme à la marque. La plage de verrouillage pour la DPLL et le temps de verrouillage sont également observés comme prévu.

PLL rabotaüt putem neprerywnoj regulirowki generatora, uprawlqemogo naprqzheniem ili tokom, dlq soglasowaniq (fixacii) fazy i chastoty whodnogo signala. Shema, nazywaemaq fazowym komparatorom, zastawlqet VCO iskat' i fixirowat' zhelaemuü chastotu, kotoraq zadaetsq s pomosch'ü generatora, uprawlqemogo naprqzheniem. Kogda chastota VCO otlichaetsq ot opornoj chastoty, fazowyj komparator wydaet naprqzhenie oshibki. Cifrowoj kontur s fazowoj awtopodstrojkoj (DPLL) qwlqetsq odnim iz naibolee wazhnyh ustrojstw pochti wo wseh älektronnyh sistemah. V ätoj knige predstawlena razrabotka DPLL s ispol'zowaniem submikronnoj 45-nm KMOP tehnologii i realizowannaq s pomosch'ü programmnogo obespecheniq microwind 3.1. Programmnoe obespechenie microwind 3.1 ispol'zuetsq dlq proektirowaniq i modelirowaniq integral'noj shemy na urowne fizicheskogo opisaniq. Proizwoditel'nost' DPLL takzhe nablüdaetsq dlq razlichnyh peremennyh whodnyh chastot, i rezul'tat sootwetstwuet zaqwlennomu. Diapazon blokirowki dlq DPLL i wremq blokirowki takzhe sootwetstwuüt ozhidaniqm.

I PLL funzionano regolando continuamente un oscillatore a tensione o a corrente per far corrispondere (agganciare) la fase e la frequenza di un segnale di ingresso. Un circuito chiamato comparatore di fase fa sì che il VCO cerchi e si agganci alla frequenza desiderata, impostata tramite un oscillatore controllato in tensione. Quando la frequenza del VCO differisce dalla frequenza di riferimento, il comparatore di fase produce una tensione di errore. Il DPLL (Phase locked loop) digitale è uno dei dispositivi più importanti in quasi tutti i sistemi elettronici. Questo libro introduce la progettazione del DPLL utilizzando la tecnologia CMOS sub-micron a 45 nm e l'implementazione con il software microwind 3.1. Il software microwind 3.1 viene utilizzato per progettare e simulare un circuito integrato a livello di descrizione fisica. Le prestazioni del DPLL sono state osservate anche per le diverse frequenze di ingresso variabili e i risultati sono stati all'altezza. Anche l'intervallo di blocco del DPLL e il tempo di blocco sono stati osservati come previsto.