Bøker av Rudiger Kusch

Inhaltsangabe:Beinleitung: ei der Konzeption und Auslegung eines elektrischen Antriebssystems müssen im wesentlichen Punkte wie Oberwellengehalt, Pendelmomente, Schaltverluste, Regeldynamik und Verhalten bei nicht-stationärem Betrieb untersucht werden. Diese Arbeit hat auf Basis eines konfigurierbaren Mikrocontrollers die Grundlage hierfür geschaffen. Der elektrische Antrieb ist eine Synchronmaschine mit permanenterregtem Axialfeld und Ringkernwicklung (SPARK). Um beim verwendeten spannungseinprägenden Zwischenkreisumrichter die bestmögliche Ausnutzung zu erwirken, wird die Raumzeiger-Pulsweitenmodulation verwendet. Die Regelung ist als feldorientierte Regelung in rotorbezogenen (d,q)-Koordinaten realisiert. Gang der Untersuchung: Der erste Teil der Arbeit bestand darin, die vorhandenen Hardwarekomponenten an das SAB80C167-Evaluation Board anzupassen. Aus den Phasenströmen (LEM-Module) und der absoluten Rotorlage (Resolver) wurde ein Pulsmuster generiert, das einen 3-phasigen Brückenwechselrichter ansteuert. Die Stromsignale sind sinusförmige Signale und werden über ein Eingangsfilter der Analogeinheit zugeführt. Im zweiten und umfangreicheren Teil wurden die C-Routinen für die feldorientierte Regelung implementiert und optimiert. Mit Hilfe des Satzes nichtlinearer Differentialgleichungen, die die Synchronmaschine beschreiben, wurde der geschlossene Regelkreis entwickelt. Somit entstand die bekannte kaskadenförmige Reglerstruktur mit PI-Stromregler, I-Drehzahlregler und P-Lageregler. Um für den Stromregelkreis eine Zykluszeit von 400µs erreichen zu können, ist das Zahlenformat durchgängig Integer. Die bezüglich der Verarbeitungsgeschwindigkeit erzielten Ergebnisse sind im Vergleich zu bisherigen DSP-basierende Lösungen recht zufriedenstellend. Benötigte mathematische Funktionen sind als Iterationen bzw. als eine LUT (look-up table) realisiert. Es wurde eine angemessene Skalierung der Größen vorgenommen, damit der sich fortpflanzende Fehler möglichst gering bleibt. Der Mikroprozessor 80C167 besitzt einige Funktionen, die für embedded control Anwendungen von Interesse sind. Hierbei sind beispielsweise die A/D-Wandlung mittels PEC Pipeline, die fast external Interrupts, die ?on-the-fly? einstellbare PWM-Einheit und nicht zuletzt das CAN-Bus Modul zu nennen. Die betriebene Maschine läßt sich in Strom und Drehzahl regeln, bei zu wählender Schaltfrequenz zwischen 1kHz und 14kHz. Der Regelmodus, der Sollwert und die maschinenabhängigen Parameter [¿]

Inhaltsangabe:Abstract: The purpose of this thesis is to compare several filter topologies used for the decimation of sigma-delta modulated digital signals. The goal is to present optimized filter architectures with regard to an efficient VLSI implementation. A fifth-order 1-bit sigma-delta modulator using local feedback techniques will be considered as the front-end A/D converter. The subsequent digital filter reduces the sampling rate by a factor of 32. The decimation filter must guarantee a narrow transition band between 0.5 and 0.55 and stopband attenuation of 100dB. Chapter 1 provides a brief introduction into the principles of digital signal processing. The considerations are focused on FIR filters due to the requirements for acoustic applications. Chapter 2 illustrates the proposed overall structure and the design flow. The objective of chapter 3 is to present the principles of oversampling data converters using sigma-delta techniques. The 5V fifth-order SD-modulator with 90dB dynamic range (SNR+THD) will be presented, which has been fabricated in 1.2µm CMOS technology. For the sake of simplicity and robustness, a 1-bit quantizer will be used. Chapter 4 deals with typical hardware realizations of digital filters. Apart from the ?brute force? implementation of the multirate filter with identical filters running in parallel, also the LUT-based approach for small filter orders will be presented. Due to the advantages of compact implementation, the bit-serial approach and the bit-serial multiplier are investigated in detail. In chapter 5 the straightforward one-stage multirate FIR filter will be introduced. To satisfy the specifications, a 4096 tap lowpass FIR filter will be designed. The influence of coefficient quantization is investigated and furthermore the ?block scaling? method, to represent small values, is presented. The single-stage implementation becomes the more unattractive the higher the filter specifications are. Chapter 6, therefore, focuses the investigations on cascaded structures. The first stage is realized as a comb or sincK filter and decimates by a factor of 8 or 4. The frequently used conventional comb filter will be used but also a new architecture will be described. The new structure is based on the conventional comb filter with filter sharpening techniques to improve the frequency behavior. The unavoidable passband droop must be compensated for by the following lowpass FIR filter. In order to compare several [¿]